搜索资源列表
LCD12864
- 1 fpga驱动lcd液晶12864的verilog源程序 (显示英文，可以在源程序中直接修改成自己想要显示的英文) 2 引脚配置完成，程序已经测试，完全好用 3 使用的FPGA芯片是altera的max2EP2C5T1-1 fpga driver' s verilog source code 12864 lcd LCD (display in English, you can directly modify the source program into what you w
uart
- 状态机实现的可配置uart模块，经过fpga验证-State machine implementation can be configured to uart module, after verification fpga
Nios
- 复旦大学Nios的经典教程，主要包括FPGA的配置等-Classic tutorial University Nios, including FPGA configuration, etc.
epcs_controller
- 用verilog 语言写的可配置控制器程序用于实现fpga软件程序的存储-Verilog language used to write programs that can configure the controller fpga software programs used to implement the storage
LCD12864
- 利用FPGA在12864液晶屏上显示汉字。配置IO后可直接使用-Use of FPGA in the 12864 character LCD display. IO configuration can be used directly after
Micro-program
- 微程序控制电路是CPU 控制器的核心电路，控制产生指令执行时各部件协调工作所需的所有控制信号，以及下一条指令的地址。微程序控制器的组成如图6-12 所示，主要由三个部分组成，分别是微指令控制电路、微地址寄存器和微指令存储器lpm_rom 其中微指令控制电路用组合电路对指令中的1[7..2] 、操作台控制信号SWA 和SWB 的状态、状态寄存器的输出状态FC 、FZ ，产生微地址变化的控制信号，实现对微地址控制:微地址寄存器控制电路的基本输入信号是微指令存储器的下地址字段M[6..1] ，同时还受
Implementation-of-SIFT-detection
- 摘要：针对SIFT 特征提取的硬件实现结构复杂、难以达到实时性的问题，提出一种改进的高斯金字塔构建方法，该方法从 构建高斯金字塔的原始意义出发，大幅减少了所需的运算时间和存储单元。同时提出并验证了合适的SIFT 参数配置，以及 具体的硬件优化和并行实现方案，使整个系统可以在一片单独的FPGA 芯片上实现。该系统读入串行像素数据流，输出关键 点的特征描述符，并采用256×256 的图像对其进行了仿真验证，结果表明完全达到了实时的效果。 关键词：特征点 实时 尺度不变特征变换 现场可
DE2_TV
- 分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案， 针对视频解码芯片 ADV7181B，实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成本低、易于集成等优点-Analysis of a variety of
dynamic_co-operation_cordic_fpga
- 一篇关于使用cordic实现动态配置以提高FPGA的整体性能的高效算法具体详解，很实用哦-On the use of CORDIC realization of a dynamic configuration to improve the overall performance of FPGA-specific high-performance algorithms explain, it is practical Oh
LABVIEW.Simulation.Interface.Toolkit(for.LabVIEW.7
- NI LabVIEW7.1的仿真接口工具包。 连接LabVIEW用户界面和在MathWorks.公司的Simulink® 软件中运行的仿真模型 NI LabVIEW能够与Simulink软件开发出的模块交互 将模型连至实时I/O, 实现建模、部署、HIL仿真 通过基于配置的对话, 轻松添加数据采集、CAN和FPGA I/O 借助多通道数据配置, 将激励应用于模型 以通道为单位指定多速率数据采集, 优化文件大小和应用性能 -NI LabVIEW7.1 the Simu
QUARTUSIICONFIGURE
- 这是一个有关FPGA外部配置的一个视频教程，希望大家下载。-This is an external FPGA configuration a video tutorial, I hope you download.
VXWORKS_fpga
- VXWorks 系统通过模拟IO口配置FPGA芯片代码，可以配置的，主要函数是xsvfExecute（）-VxWorks system by simulating IO port chip FPGA configuration code can be configured, the main function is xsvfExecute ()
cordic_generic
- 本人根据opencores.org上的cordic算法改写的可配置位宽的cordic算法，并且在原始的级联型的基础上编写的循环(iterative)型的cordic,可通过generic配置。带一个不可综合和可综合的testbench(for altera)。稍微改动可应用于xilinx fpga-a generic synthesizable cordic with 2 modes: cascade and iterative. based on opencores.org version,
ConfiguratinProgramMethod
- 单片机配置现场逻辑器件的功能，一种不同寻常的配置方式，灵活简单-MCU CONFIG FPGA Configuration/Program Method for Altera Device
PROM
- 在FPGA设计中,从配置PROM/FLASH读取用户数据-PROM
flash_loader_II_for_2c20
- FLASH_LOADERII是cpld配置fpga的程序。运行在quartus60环境下。-Fpga configuration FLASH_LOADERII is cpld procedures. Run on quartus60 environment.
sfifo_srl
- 针对XILINX FPGA特有的SRLC16E器件，实现的同期FIFO. 特点：宽度深度可配置，面积小。-SRLC16E Based Synthesise FIFO Implement by Xilinx FPGA. The Size is small and FIFO Width, Length can be configured.
ml310_base_linux_kernel_config
- xilinx FPGA，可用于xupv2p开发板的嵌入式Linux内核配置文件-Linux xupv2p
Exp1-Led
- 本次实验使用 Xilinx FPGA的开发工具 ISE6.x，新建一个工程，并进行综合、布局布线、 下载配置。 这里建立的工程是使用 Create-SOPCMB上的发光二极管显示一个八位二进制计数器， 发光二极管亮表示该位为 0。 -Experimental use of the Xilinx FPGA development tools ISE6.x, create a new project, and comprehensive, the layout of wiring, d
UCOS-II
- 基于FPGA的实验 UC\OS-II操作系统移植，使用SOPC软件及其配置方法，掌握其在NIOS II IDE 中的简单使用。-FPGA-based experimental UC \ OS-II operating system migration, the use of SOPC software and its configuration to grasp the NIOS II IDE in the simple use.